解答：

TLB是页表的缓存，Cache是主存的缓存，都是基于局部性原理设计的。A正确。

TLB和Cache缓存的都是主存中的信息，区别在于TLB缓存的是虚页号和页框号，用于加速虚拟地址到物理地址的转换的高速缓存，Cache缓存的是主存块，用于存储最近访问的数据副本，以提高数据的访问速度和效率。两者缺失后都需要去访问主存。B正确。

Cache缺失，CPU会处理该缺失，该处理通常由硬件实现。TLB缺失后，如果目标页在内存中，TLB失效表明缺少该地址转换。在这种情况下，CPU可以将（最后一级）页表中的地址转换加载到TLB中，并重新访问来处理失效。如果目标页不在内存中，那么TLB缺失意味着真正的缺页。在这种情况下，产生缺页中断，缺页中断通常由硬件实现。C正确。

Cache通常由SRAM组成；TLB通常由相联存储器组成，也可由SRAM组成。Cache和SRAM都是高速缓存，对数据访问的效率要求极高。相比DRAM，SRAM能够提供更快的访问速度和更低的访问延迟。DRAM需要不断刷新，性能偏低，不适合组成TLB和Cache。D错误。

本题选D。