(1) R2里装的是i的值，循环条件是i<N，N在寄存器R6中，(R6)=1000，即循环条件是i<1000，当i自增到不满足这个条件时跳出循环，程序结束，所以此时i的值为1000。

(2) Cache共有16块，每块32字节，所以Cache数据区的容量为16×32B=512B。根据题44(1)的结论，计算机按字节编址，Cache块占32B= 2^5B，块内偏移占5位。P共有6条指令，一条指令占4B，6条指令占6×4=24B，小于一个主存块大小32B，且程序段P起始地址为08048100H，指令1起始地址为08048100H，低5位全0，块内偏移为0，对应一个主存块的起始位置，6条指令连续存放，由此可知所有指令都在一个主存块内。读取指令1时会发生Cache缺失，所以将P所在的主存块调入Cache某一块，以后每次读取指令时，都能在指令Cache中命中。因此在1000次循环中，只会发生1次指令访问缺失，所以指令Cache的命中率为(1000×6-1)/(1000×6)=99.98%。

(3) 第一问。指令4为加法指令，即对应sum+=A[i]，当数组A中元素的值过大时，则会导致这条加法指令发生溢出异常；而指令2、5虽然都是加法指令，但它们分别为数组地址的计算指令和存储变量i的寄存器进行自增的指令，而i最大到达1000，所以它们都不会产生溢出异常。

第二问。只有访存指令可能产生缺页异常，因为数组A未调入主存，即第一次调用指令3时访问A[0]时产生缺页异常。需要访问磁盘一次。

第三问。因为数组A未调入主存，且数组A所有元素在同一页，并存储在磁盘同一个扇区。所以该程序仅需访盘一次，此后数组A的元素都在内存中，则不会导致访盘。每访问一次内存数据就会查TLB一次，第一次访问A[0]会先查一次TLB，然后产生缺页，处理完缺页中断后，会重新访问A[0]，此时又查TLB一次。所以A[0]需要访问两次TLB才能从TLB中获得，剩余元素A[1], A[2], ..., A[999]均可从TLB中获得，共访问TLB的次数是2×1+1×999=1001次。或每个元素均需要访问TLB一次，考虑第一次访问TLB但TLB缺失需要多要多访问TLB的一次，共访问TLB的次数是1×1000+1=1001次。

参考2009年题46，在带有TLB的请求分页管理系统中通过虚地址访问其对应的主存中的数据的过程总结如下：