(1) 第一问，因为CPU主频为80MHz，CPI为4，所以平均每秒CPU执行的指令数为80M/4=20M，即MIPS数是20。

第二问，因为平均每条指令访存1.5次，平均每秒CPU执行的指令数为20M，Cache的命中率为99%，所以平均每秒Cache缺失次数为20M×1.5×(1-99%)=0.3M。

第三问，在Cache缺失的情况下，Cache需要和主存进行块交换，因为主存与Cache之间交换的块大小为16B，平均每秒交换0.3M次，所以为满足CPU的访存要求，主存带宽至少达到16B×0.3M/s=4.8MB/s。

(2) 第一问，因为在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，根据(1)结果，平均每秒Cache缺失次数为0.3M，所以平均每秒产生的缺页中断次数为0.3M×0.0005%=1.5。

第二问，考察周期挪用方式，周期挪用是指利用CPU不访问存储器的那些周期来实现DMA操作，此时DMA可以使用总线而不用通知CPU也不会妨碍CPU的工作。在这种方法中，每当I/O设备发出DMA请求时，I/O设备便挪用或窃取总线占用权一个或几个主存周期，而DMA不请求时，CPU仍继续访问主存。

因为存储器总线宽度为32位，所以每传送32位数据，磁盘控制器发出一次DMA请求，平均每秒产生的缺页中断次数为1.5，页面大小为4KB，所以每秒发出的DMA请求次数至少是1.5×4KB/4B=1.5× 2^10=1536。注意，当K、M、G、T修饰字节或比特时分别表示 2^10 、 2^20 、 2^30 、 2^40 ，当K、M、G、T修饰字节或比特相关的速率时分别表示 10^3 、 10^6 、 10^9 、 10^12 。

(3) 第一问，CPU和DMA控制器同时要求使用存储器总线时，DMA优先级更高。

第二问，因为如果DMA请求得不到及时响应，I/O传输数据可能会丢失。

(4) 因为主存采用四体低位交叉存储模式，四体低位交叉存储为流水线四体并行。又因为存储器总线宽度为32位，工作时每1/4个存储周期启动一个体，则每个存储周期最多（四体并行时）可以传输32bit/(1/4)=16B，又因为每个体的存储周期为50ns，所以最大带宽是16B/50ns=320MB/s。