(1)已知计算机 M 采用 32 位定长指令字，即一条指令占 4B，观察表中各指令的地址可知， 每条指令的地址差为 4 个地址单位，即 4 个地址单位代表 4B，一个地址单位就代表了 1B， 所以该计算机是按字节编址的。(2 分) (2)在二进制中某数左移二位相当于以乘四，由该...

参考答案 解析： 1）物理地址由实页号和页内地址拼接，因此其位数为 16+12=28 ；或直接可得 20+3+5=28 。 2）TLB 采用全相联映射，可以把页表内容调入任一块空 TLB 项中， TLB 中每项都有一个比较器，没有映射规则，只要空闲就行。 TLB 采用静态存储器 SRAM...

答案：B、D、D、C、B、A C语言编写的程序在使用内存时一般分为三个段，它们一般是正文段（即代码和赋值数据段）、数据堆段和数据栈段。二进制代码和常量存放在正文段，动态分配的存储区在数据堆段，临时使用的变量在数据栈段。因此，可以确定全局赋值变量在正文段赋值数据段，未赋值的局部变量和实参传递在栈...

（1）主存地址为32位，其中6位为块内地址标记：32–6–6=20位LRU：3位直写写策略无修改位 （2）在该程序的执行过程中，产生一次缺失时会更新Cache中的16块，之后的15次访问均命中Cache，故平均每16次访问Cache就会产生一次缺失，K的范围为1024...

(1) 按题意，外设每秒传送0.5M B，中断时每次传送4B。中断方式下，CPU每次用于数据传送的时钟周期为：5x18+5x2=100.为达到外设0.5MB/s的数据传输率，外设每秒申请的中断次数为：0.5M B/4B=125 000。1秒钟内用于中断的开销：100x125000=125000...

CFFFF-90000+1=40000，即256KB，若用存储容量为16K×8bit芯片则需芯片数=(256K×8)/(16k×8)=16(片)。 采用字扩展的方法，用若干存储芯片构成一个存储器。 用地址范围的末地址减去首地址再加1，就可以方便地计算出存储空...

参考答案 解答： (1) 数据 Cache 有 8 个 Cache 行，每个 Cache 行大小为 64B，Cache 中每个字块的 Tag 字段的位数是 28-9＝19 位，此外还需使用一个有效位，合计 20 位。因此，数据 Cache 的总容量应为：8×(64＋20／8)B...

cd

一：      按CIDR，即190.14.72.58 / 26 --- 掩码中192对应前两位，网络位有3*8 + 2 = 26。  网络地址对应主机号全0的ip地址，前26位可写成190.14.64 加上主机全0，答案就是19...

原理原则：CSMA/CD—载波侦听多路访问/冲突检测，是一种在共享介质条件下多点通讯的有效手段，其基本规则如下： （1）若介质空闲，传输；否则，转2）； （2）若介质忙，一直监听到信道空闲，然后立即传输； （3）若在传输中测得冲突，则发出一个短小的人为干扰（jamming）信号，使...

解： 根据题目给出的字符格式，一帧包含 1+7+1+1=10 位       故波特率为（1+7+1+1）×120=1200bps=1200 波特

10Mb/s   120Mb   半双工平均带宽：速率*1，容量=交换机对数（24/2）*速率

解：根据总线时钟频率为 100MHz，得      1个时钟周期为  1/100MHz = 0.01μs      总线传输周期为 0.01μs×4 = 0.04μs    ...

01111100111110101111

是13  

(1)算法的基本设计思想： 算法分3步完成。第1步，采用两个指针交替前行，找到单链表的中间结点；第2步，将单链表的后半段结点原地逆置；第3步，从单链表前后两段中依次各取一个结点，按要求重排。

邻接矩阵

第i列非零元素个数  

参考答案 答：在单缓冲情况下，系统对一块数据的处理时间需max(C,T)+M。其原因如下：    令T是读外存数据送内存缓冲区时间，，M是数据从缓冲区传送到用户区的时间，C是读内存用户区数据进行计算的时间，当进行第i次读外存数据送缓冲区时，系统可同时读出用户区...

答：在双缓冲情况下，系统对一块数据的处理时间需max(C,T)。其原因如下：    双缓冲方式又称缓冲对换方式。写入者花费时间T将数据写满一个缓冲区后再写另一个缓冲区；读出者花费时间M将一个缓冲区数据送到用户区后再传送另一个缓冲区数据，运算者读出用户区数据进行处...