---

1）28位

2）TLB采用的是全相联，用的是SRAM实现

3）Cache用的是组相联，如果用LRU和回写策略，要天界一个脏位表示是否被修改。cache总容量880B

4）