由图知，主存物理空间占 20+3+5 = 28 位

TLB 采用全相联映射，用 SRAM（静态RAM）实现

Cache 采用二路组相联；Cache 每行中除数据(Data)、Tag和有效位外，还应有替换算法位、脏位这两种附加位；块内地址5位，说明块大小为 2^{5} = 32B，组号 3 位说明有 2^{3} = 8 组，总容量为 8组 \times 2行 \times (32B \times 8b/B + 20b + 1b + 1b + log_{2}{2}b)；Cache有效位说明 Cache 内数据是否有效

CPU 给出的虚拟地址为 0008 C040H，其中虚页号为0008 C，由图得知命中 Cache，再拿 Cache 内的 Tag 位与虚拟地址低12位（偏移量）拼接，得到对应的物理地址0040 0040H；虚拟地址为 0007 C260H，其中偏移量为260H，根据 Cache 结构拆开偏移量——0010 0110 0000，那么块内地址为0 0000，组号为011，这就得到了 Cache 组号为3