文章

7

粉丝

15

获赞

22

访问

75118

头像
计算机考研复试笔记——计算机组成原理篇
组成原理
发布于2021年4月8日 23:21
阅读数 10307

1. 计算机组成原理:依据计算机体系结构,设计计算机各部件的具体组成以及他们之间的连接关系,实现机器指令级的各种功能和特性。

2. 摩尔定律:当价格不变时,集成电路上可容纳的元器件数目,每隔18-24个月就会翻一番,性能也增加一倍。

3. 云计算:云计算是分布式计算的一种,指的是通过网络将巨大的数据计算处理程序分解成无数个小程序,然后通过多个服务器系统分析处理这些程序后再返回给用户。

4. 边缘计算:边缘计算是指在收集数据的地方处理和分析数据,而不需要把数据上传到中心服务器中,它可以不受网络延迟的问题,可以用于自动驾驶技术。

5. 程序访问的局部性:时间局部性是指如果一个存储项被访问,则可能该项会很快被再次访问。空间局部性是指如果一个存储项被访问,则该项及其邻近的项也可能很快被访问。

6. 计算机软件:计算机软件包括系统软件和应用软件,其中系统软件用来管理控制整个计算机系统,应用软件则是为了满足用户不同的需求。

7. 软件和硬件的逻辑等价性:任何操作可以由硬件来实现,也可以由软件来实现,对于某一机器采用硬件方案还是软件方案,取决于器件价格、速度、存储容量等因素。

8. 冯诺依曼机:①计算机硬件系统由运算器、存储器、控制器、输入系统和输出系统五部分组成。②指令和数据以同等地位存储在存储器中,并可以按地址访问。③指令和数据均用二进制代码表示。④以运算器为核心。

9. 数字计算机的五大部件及其功能:五大部件包括运算器、存储器、控制器、输入设备和输出设备。运算器:实现各种算数及逻辑运算;存储器:存储各种数据及地址;控制器:控制指令的执行过程;输入设备:把人们熟知的某种信息转换为机器可以识别的二进制信息;输出设备:把二进制信息转换为人们熟知的某种信息。

10. 编译和解释:编译型语言写的程序在执行之前,需要一个专门的编译过程,把程序编译成为可执行程序,如果源程序不变以后要运行的话就不用重新翻译。解释型语言的程序不需要编译,在运行程序的时候才翻译,翻译一句执行一句,不生成目标程序,这样解释型语言每执行一次就要翻译一次,效率比较低。

11. 串行和并行:串行和并行是任务的执行方式,串行是指多个任务执行时,各个任务按顺序执行,完成一个之后才能进行下一个;并行指的是多个任务可以同时执行。

12. DRAM和SRAM:DRAM和SRAM都是易失性存储器,DRAM的成本比SRAM低,速度也比SRAM慢。

13. RAM和ROM:RAM是随机存储器,在程序执行过程中可读可写,是易失性存储器;ROM是只读存储器,在程序执行过程中只可读,是非易失性存储器。

14. Cache:Cache又叫高速缓冲存储器,是介于CPU与主存之间的一个存储器。

15. Cache的基本工作原理:Cache通常由两部分组成,块表和快速存储器,其工作原理是:处理机判断cache中是否有被访问的数据,如果在,则Cache命中,按地址访问Cache。否则,Cache不命中,则需要访问主存,并从主存中调入相应数据块到Cache中,若Cache中已写满,则要按某种算法将Cache中的某一块替换出去,并修改有关的地址映射关系。常用的替换算法:随机算法、先进先出算法和最近最少使用算法。

16. Cache和主存之间的映射关系:①直接映射:直接映射就是将主存地址映射到Cache中的一个指定地址,任何时候,主存中存储单元的数据只能调入到Cache中的一个或几个 位置,这是固定的,若这个位置已有数据,则产生冲突,原来的块将无条件地被替换出去。②全相连映射:在这种方式下,主存中存放的数据可以调入到Cache中的任意位置,只有在Cache中的块全部装满后才会出现块冲突。③组相连映射:组相连映射是指将存储空间的页面分成若干组,各组之间采用直接映射,而组内各块之间采用全相连映射。

17. Cache的写操作策略:①写回法:当Cache命中时,只修改Cache的内容,而不直接写入主存,只有当此块数据被换出时才写回主存。当Cache未命中时,加载主存中的块到Cache中,然后在Cache中更新,最后同步到主存。②全写法:当Cache命中时,同时写回Cache和主存。当Cache未命中时,只写入主存而不写入Cache。

18. RISC与CISC的区别:RISC指令短小、长度基本相同,操作基本在同一个周期内完成,操作简单,但寄存器的数量较多。RISC必须使用指令流水线的方式。RISC中只有Load/Store指令可以访存,CISC则没有限制。

19. 指令:指令包括操作码和地址码,其中操作码是描述指令操作性质的二进制代码,地址码是描述数据存放地址的二进制代码,包括零地址、一地址、二地址、三地址等。

20. 指令系统:是指一台计算机所能执行的全部指令的集合,决定了一台计算机硬件的主要性能和基本功能。

21. 基址寻址和变址寻址:基址寻址:操作数位于存储器中,操作数所在的地址由基址寄存器和指令的地址字段给出;变址寻址:操作数位于存储器中,操作数所在的地址由变址寄存器和指令的地址字段给出。二者的区别是:基址寻址中基址寄存器的值不能改变,而变址寻址中则是指令的地址字段的值不能改变。

22. 指令的执行过程:①取指令:将指令地址送入地址寄存器中,将指令内容送入指令寄存器中。②分析指令:控制器根据指令寄存器中的代码执行相应的操作。③执行指令:用几个步骤完成指令的运算和操作功能,不同的指令操作步骤和具体运算、操作功能各不相同。④检查中断:若有中断请求,则处理,若无中断请求则进入下一条指令的执行过程。

23. 指令周期:取出并执行一条指令所需的全部时间。一个指令周期包含若干个机器周期,一个机器周期包含若干个时钟周期。

24. 指令流水线:流水线技术是一种显著提高指令执行速度与效率的技术。方法是:指令取址完成之后,不等该指令执行完毕即可取下一条指令。

25. 流水线方式的特点:①把一个任务分成几个有联系的子任务,依靠多个部件并行工作来缩短执行时间。②流水线每个功能段部件之后都要有一个缓冲寄存器,称为锁存器,用来保存本段的执行结果。③流水线各段执行时间应该大致相等。④只有源源不断的提供任务才能发挥流水线的作用。

26. 影响流水线性能的因素:①结构相关:是当多条指令同一时刻争用同一资源形成冲突,解决方法是暂停一个时钟周期或者单独设置数据存储器和指令存储器。②数据相关:是指令在流水线中重叠执行时,当后继指令需要用到前面指令的执行结果时发生的,解决方法是采用数据旁路技术,即把前一条指令的ALU计算结果直接输入到下一条指令。③控制相关:是指当流水线遇到分支指令和其他改变PC值的指令时引起的。解决方法:采用分支延迟槽,分支延迟槽就是存放分支指令后面的一条指令,不管分支指令是否执行,位于分支延迟槽中的指令先于分支指令提交。

27. 超标量、超级流水线、超长指令字:超标量技术是在每个时钟周期内同时并发多条指令;超流水线技术:缩短原来流水线的处理器周期,提高CPU的频率;超长指令字:由编译程序把多条能够并行操作的指令组合成一条具有多个操作码字段的指令。

28. CPU的组成:控制器、运算器、寄存器等。

29. CPU的功能:①完成取指令、分析指令和执行指令的过程。②对数据进行算数和逻辑运算。③控制程序的执行。④中断处理,在检测到中断产生时进行中断处理的一系列操作。

30. 控制器:控制器可以控制程序的执行,分为组合逻辑控制和微程序控制。组合逻辑控制:思路简单执行效率高但不易扩充。微程序控制:容易扩充但执行效率低。

31. 数据通路:数据在各功能部件之间传送的路径叫做数据通路,它的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换。

32. 总线:总线计算机内部各部件进行数据交换的通路。分为内部总线、系统总线和I/O总线,其中系统总线包括数据总线、地址总线和控制总线。

33. 总线的仲裁方式:链式查询:总线上的所有部件共用一根总线请求线,设备的先后顺序决定了其优先级;计数器定时查询:采用一个计数器控制总线的使用权;独立请求:每一个设备均有一对总线请求信号和总线同意信号。

34. I/O方式:①程序查询方式:程序查询方式的核心问题是每时每刻需要不断查询I/O设备是否准备好,浪费了CPU大量的时间。②程序中断方式:是在一条指令执行完成后检查是否有中断发生,若出现中断则处理,否则继续执行下一条指令。③DMA方式:DMA方式是指外部设备不通过CPU而直接与主存进行数据交换的方式。④通道方式:通道方式是构建一个通道,主存和I/O设备之间的数据交换通过通道来完成,通道方式是对DMA的发展,由一个数据块的读写发展成为一组数据块的处理。

35. TLB的工作原理:TLB中的内容其实是页表中的一部分,当进行地址转换时先访问快表,若快表命中,则根据快表中的内容可以找到内存中对应的块,可以直接取数据;若TLB未命中,则要访问主存中的页表得到数据的物理地址。

36. 中断处理过程:中断源发出中断请求,CPU得到中断请求后响应中断,然后保护断点和现场以便在中断服务程序执行完成后正确的返回主程序,然后进行中断处理,处理完成后执行中断返回。

37. 端口和接口:接口是位于主存和外设之间的一种缓冲电路,包括了硬件电路和软件控制;而端口就是一组寄存器,对I/O设备的访问就是通过端口访问实现的,每个端口赋予了一个唯一的地址码,称为端口地址。



登录后发布评论

暂无评论,来抢沙发