处理外部中断时，程序计数器的内容由中断隐指令自动保存，操作系统保存的是通用寄存器的内容。

假设提高速度后CPU消耗的时间为X秒，之前CPU的速度为v，则提高后为1.5v； CPU执行的指令条数不变，所以有 90 × V=X×1.5V，则 X=60，再加上I/O时间，共70秒。

静态RAM用作Cache,动态RAM用作内存。 RAM中的内容断电后即丢失(易失性),ROM中的内容断电后不会丢失(非易失性), 同时RAM和ROM都采用随机存取方式(即CPU对任何一个存储单元的存取时间相同),区别在于RAM可读可写,ROM只读不写。 而ROM显然不可用作Cache,也...

A，4M×8位的存储芯片，需要地址引脚22根，数据引脚8根； DRAM地址引脚减半，故总引脚数为11+8=19根； 若是SRAM芯片，则总引脚数目为30根。

D，Cache中的数据必须是主存中数据的子集。 A数据在辅存中，B数据在Cache中，慢表命中，C数据在主存中，快表命中。  

C，字段直接编码就是把微命令多个段，段的数目等于互斥类的数目。 因此这里分为5个段，每段里要留一个离散状态表示自己没命令。 所以7个微命令对应3位，3个微命令对应2位，12个微命令对应4位，5个微命令对应3位，6个微命令对应3位，共15位。

C，总线带宽Dr = 2D / T =2 D×f = 2×32bit×66M= 4224bit×106/s = 528MB/s。

D，显存总带宽=1600×1200×24b×85Hz×2 = 7 833 600 000 bps≈7834Mbps。

参考答案：D Ⅰ.CPU 的时钟频率，也就是 CPU 主频率，一般说来，一个时钟周期内完成的指令数是固定的，所以主频越高，CPU 的速度也就快，程序的执行时间就越短。 Ⅱ.数据在功能部件之间传送的路径称为数据通路，数据通路的功能是实现 CPU 内部的运算器和寄存器以及寄存器之间的数据交换。...

参考答案：D 解析：程序 A 的运行时间为 100 秒，除去 CPU 运行时间 90 秒，剩余 10 秒为 I/O 时间。 CPU 提速后运行基准程序 A 所耗费的时间是 T=90/1.5+10=70 秒。

C。无符号整数比较，如A>B，则A-B无进位/借位，也不为0。故而CF和ZF均为0。

参考答案：B 答案解析：机器字长：是指计算机进行一次整数运算所能处理的二进制的位数，通常与CPU的寄存器位数，加法器有关。

解答：B。光盘采用顺序存取方式。

解答：D。64MB的主存地址空间，故而MAR的寻址范围是64M，故而是26位。 而实际的主存的空间不能代表MAR的位数。

参考答案：D 答案解析：Cache由SRAM组成。TLB通常用相联存储器组成，也可以由SRAM。DRAM需要不断的刷新，性能较低，肯定不能选。

参考答案：B 解析：能够提高 RAID 可靠性的措施主要是对磁盘进行镜像处理和进行奇偶校验。

参考答案：B 解析：磁盘转速是 10 000 转/分钟，平均转一转的时间是 6ms，因此平均查询扇区的时间 是 3ms，平均寻道时间是 6ms，读取 4 KB 扇区信息的时间为 0.2ms，信息延迟的时间为 0.2ms，总时间为 3+6+0.2+0.2=9.4ms。

参考答案：A 解析: 闪存是 EEPROM 的进一步发展，可读可写，用 MOS 管的浮栅上有无电荷来存储信息， 它依然是ROM 的一种，故写速度比读速度要慢不少（硬件常识）。闪存是一种非易失性存储器，它采用随机访问方式。 现在常见的 SSD 固态硬盘，即由 Flash...

[解析]因为一个总线周期占用2个时钟周期,完成一个32位数据的传送。总线时钟频率为10MHz,时钟周期为0.1μs,总线周期占用2个时钟周期,为0.2μs。 一个总线周期中并行传输4字节信息,则总线带宽是4B÷0.2μs =20MB/s。

参考答案：D 考查典型的总线标准，目前典型的总线标准有：ISA、EISA、VESA、 PCI 、PCI-Express、AGP、USB、RS-232C 等。